Popis předmětu - A0B38APH

Přehled studia | Přehled oborů | Všechny skupiny předmětů | Všechny předměty | Seznam rolí | Vysvětlivky               Návod
A0B38APH Aplikace programovatelných hradlových polí Rozsah výuky:1+3L
Garanti:Sedláček R. Role:V Jazyk výuky:CS
Vyučující:Sedláček R. Zakončení:KZ
Zodpovědná katedra:13138 Kreditů:5 Semestr:Z

Anotace:

Po stručném seznámení s technologií a strukturou programovatelných součástek (především CPLD a FPGA) jsou přednášky orientovány na seznámení se s jazykem VHDL a jeho využitím pro simulaci a syntézu číslicových obvodů. Laboratorní cvičení jsou zaměřena na získání praktických poznatků o možnostech využití CPLD a FPGA, na praktické využití SW prostředků pro návrh a simulaci a na implementaci jednoduchých funkčních bloků. Druhá část cvičení je věnována implementaci rozsáhlejšího projektu, v němž je na čipu FPGA realizováno kompletní zařízení (system on the chip). Je možné zvolit jeden z nabízených projektů nebo realizovat vlastní projekt (a to i skupinový). Vývojové desky s FPGA a lokálním procesorem jsou k dispozici.

Výsledek studentské ankety předmětu je zde: A0B38APH

Osnovy přednášek:

1. Programovatelné součástky, historie a současnost.
2. Úvod do jazyka VHDL, návrhové jednotky.
3. Zápis čísel znaků a řetězců.
4. Základní datové typy a operátory.
5. Základní objekty - konstanty, proměnné, signály.
6. Paralelní a sekvenční doména.
7. Implementace stavových automatů.
8. Standardní knihovny, LPM knihovna a jejich použití.
9. Procedury a funkce.
10. Návrh kombinačních a sekvenčních obvodů.
11. Nástroje a metody pro simulaci.
12. Speciální vnitřní struktury (RAM, PLL, násobičky) a jejich využití.
13. Tvorba uživatelských knihoven.
14. Implementace mikroprogramového automatu.

Osnovy cvičení:

1. Seznámení se s návrhovým systémem QUARTUS II, úvodní projekt.
2. Logické a aritmetické funkce v jazyce VHDL, programování v paralelní doméně.
3. Programování v sekvenční doméně - procesy, klopné obvody a čítače.
4. Simulace návrhu formou testovacích vektorů a testbenchů v prostředí ModelSim.
5. Stavové automaty - varianty implementace ve VHDL.
6. Využití interní a externí paměti RAM v projektech.
7. Samostatná práce (MP3 přehrávač, počítačová hra, řadič pro VGA monitor,).
8. Samostatná práce.
9. Samostatná práce.
10. Samostatná práce.
11. Samostatná práce.
12. Samostatná práce.
13. Samostatná práce.
14. Hodnocení výsledků, zápočet.

Literatura:

1. Pedroni, V.A.: Digital Electronics and Design with VHDL. Morgan Kaufmann
2008, ISBN: 978-0123742704.
2. Ashenden, P. J.: The Designer's guide to VHDL. Morgan Kaufmann 2008. ISBN: 978-0-12-088785-9.

Požadavky:

Poznámka:

Rozsah výuky v kombinované formě studia: 7p+9l

Webová stránka:

https://moodle.fel.cvut.cz/courses/A0B38APH

Předmět je zahrnut do těchto studijních plánů:

Plán Obor Role Dop. semestr
BPOI1 Počítačové systémy V
BPOI_BO Před zařazením do oboru V
BPOI3 Softwarové systémy V
BPOI2 Informatika a počítačové vědy V
BPKYR1 Robotika V
BPKYR_BO Před zařazením do oboru V
BPKYR3 Systémy a řízení V
BPKYR2 Senzory a přístrojová technika V
BPKME_BO Před zařazením do oboru V
BPKME5 Komunikace a elektronika V
BPKME4 Síťové a informační technologie V
BPKME3 Aplikovaná elektronika V
BPKME2 Multimediální technika V
BPKME1 Komunikační technika V
BPEEM1 Aplikovaná elektrotechnika V
BPEEM_BO Před zařazením do oboru V
BPEEM2 Elektrotechnika a management V
BMI(ECTS) Manažerská informatika V
BWM(ECTS) Web a multimedia V
BIS(ECTS) Inteligentní systémy (bakalářský, dobíhající pro nástupní ročníky před 2013) V
BSI(ECTS) Softwarové inženýrství V


Stránka vytvořena 19.3.2019 17:48:14, semestry: Z,L/2020-1, L/2019-20, Z,L/2018-9, Z/2019-20, připomínky k informační náplni zasílejte správci studijních plánů Návrh a realizace: I. Halaška (K336), J. Novák (K336)
Za obsah odpovídá: doc. Ing. Ivan Jelínek, CSc.