ČeskyEnglish

Popis předmětu - B0B35LSP

Přehled studia | Přehled oborů | Všechny skupiny předmětů | Všechny předměty | Seznam rolí | Vysvětlivky               Návod
B0B35LSP Logické systémy a procesory Rozsah výuky:3p+2c
Garanti:Šusta R. Role:PO,P Zakončení:Z,ZK
Vyučující:Šusta R.
Zodpovědná katedra:13135 Kreditů:6 Semestr:Z

Anotace:

Předmět je úvodem do oblasti základních hardwarových struktur výpočetních prostředků, jejich návrhu a architektury. Podává přehled o možnostech provádění operací s daty na úrovni hardwaru a o tvorbě vestavěných procesorových systémů s perifériemi na moderních programovatelných logických obvodech FPGA.

Cíle studia:

Úvod do struktury výpočetní techniky a základy konstrukce jednoduchých periférií počítačů.

Osnovy přednášek:

1. O struktuře počítačových systémů. Logické výrazy versus logická hradla. Logická krychle a sestavení logické funkce z Karnaughovy mapy. Skupinová minimalizace. Booleovská algebra. De Morganův teorém. SAT problém a Shannonova expanze. Binary Decesion Diagrams.
2. VHDL jazyk pro popis obvodů, základní konstrukce. Popisy základních kombinačních obvodů ve schématech a ve VHDL.
3. Realizace základních kombinačních logických obvodů výpočetní techniky a jejich popisy ve schématech a v jazyce VHDL. Hazardy v kombinačních obvodech.
4. Sekvenční obvody a jejich základní typy. Klopné obvody typu Latch a Master-Slave.
5. Popisy ve VHDL stylem Behavioral, registry a čítače.
6. Základní sekvenční obvody počítačů. Paměti a jejich struktura ve VHDL.
7. Realizace obvodů uvnitř FPGA. Problémy se souběhem paralelních operací v logických obvodech. Metastabilita obvodů. Prvky zaměřené na 3 a 4 projekt.
8. Profesionálními způsoby pro testování a simulaci VHDL programů, tzv. tvorbou Testbench. Použití ModelSim, simulace krokování a breakpointy ve VHDL programech.
9. Stavové automaty I. - vlastnosti, geneze. Automaty Moore a Mealy. Řešení automatů ve VHDL. Úlohy vedoucí na automaty, návrhy a testování automatů.
10. Od automatu přes mikroprogramové řadiče k procesoru. Datová cesta. Činnost procesoru na příkladu 1bitového procesoru a jeho testování.
11. Struktura soft-core procesoru na čipu, jeho použití a modifikace.
12. Návrh periférií pro procesor a jejich připojení, interní sběrnice v obvodech.
13. Pokročilé využití procesoru a prvky pro sestavení vlastních procesorových vestavěných systémů.
14. Důležité základy praktického interfacing-u, aneb úskalí propojování obvodů. Ochrany vstupů a výstupů, problémy s vodiči, sběrnicemi a s různými typy zátěží. Řešení napájení a zemí. Galvanická izolace.

Osnovy cvičení:

Studenti získají zápočet z praktických cvičení za vyřešení individuálních projektů na FPGA vývojových deskách Altera DE2; ty v podobných kurzech využívají desítky předních světových univerzit. Licenční podmínky u programovacího prostředí Altera Quartus II dovolují i jeho instalaci na domácí počítače studentů.

Literatura:

Anglické knihy dostupné v knihovně v omezeném počtu
1. Volnei A. Pedroni: Digital Electronics and Design with VHDL, MORGAN KAUFMANN 2008, ISBN: 0123742706
2. Enoch O. Hwang: Digital Logic and Microprocessor Design with VHDL, Thomson 2006, ISBN: 0-534-46593-5
Učební materiály v češtině dostupné na stránce předmětu v elektronické podobě
1. Šusta R.: Kurz základů práce v prostředí Quartus II, video kurs obsahující 7. lekcí, ČVUT-FEL 2013
2. Šusta R.: Vybraná chybová hlášení překladače Quartus II, 18 str. ČVUT-FEL 2012
3. Šusta R.: Příkladný úvod do VHDL pro pokročilejší části kurzu, 42 str., ČVUT-FEL 2012
4. Šusta R.: Vybrané příklady ke zkoušce, 28 str., ČVUT-FEL 2014

Požadavky:

Základní znalosti Booleovy algebry a logických obvodů. Logika a grafy.

Poznámka:

Stránky předmětu: https://moodle.fel.cvut.cz/enrol/index.php?id=930

Klíčová slova:

výpočetní technika, hardware, logické obvody, automaty, HDL

Předmět je zahrnut do těchto studijních plánů:

Plán Obor Role Dop. semestr
BPOI2_2016 Internet věcí PO 4
BPKYR_2016 Před zařazením do oboru P 3


Stránka vytvořena 21.8.2017 07:47:11, semestry: L/2016-7, Z,L/2017-8, Z/2018-9, připomínky k informační náplni zasílejte správci studijních plánů Návrh a realizace: I. Halaška (K336), J. Novák (K336)
Za obsah odpovídá: doc. Ing. Ivan Jelínek, CSc.