Subject description - AE8B37DIT

Summary of Study | Summary of Branches | All Subject Groups | All Subjects | List of Roles | Explanatory Notes               Instructions
AE8B37DIT Digital Design Extent of teaching:2P+2C
Guarantors:  Roles:PO Language of
teaching:
EN
Teachers:  Completion:Z,ZK
Responsible Department:13137 Credits:5 Semester:L

Anotation:

The goal of this course is to introduce the philosophy of digital circuits' design, to provide formal description of combinational and sequential logical circuits, their functional blocks. Both mathematical and functional description, as well as minimization algorithms for output and transient functions of digital components and circuits is presented. Karnaugh maps, latch elements, finite-state Mealy and Moore machines are the essential part of the content. The subject matter discussed will be tested on the typical design of digital circuits.

Study targets:

The goal of this course is to introduce the philosophy of digital circuits' design, to provide formal description of combinational and sequential logical circuits, their functional blocks. Both mathematical and functional description, as well as minimization algorithms for output and transient functions of digital components and circuits is presented. Karnaugh maps, latch elements, finite-state Mealy and Moore machines are the essential part of the content. The subject matter discussed will be tested on the typical design of digital circuits.

Course outlines:

1. Digital circuits, basic concepts, feature of analog and digital processes. Digital information, digital waveforms, codes (BCD, Gray code). Boolean algebra, logic functions and their expression.
2. Number systems with various bases. Unsigned and signed binary numbers. Binary addition, subtraction and multiplication. Ones and twos complement technique, Booth?s Algorithm (shift-and-add technique).
3. Specification of logical functions using truth tables. De Morgan Transformations. Algebraic minimization of logical functions. Quine-McCluskey method. Implementation of logic functions with logic gates with different types of output (TTL, open collector, 3-state).
4. Minimization of logical functions using Karnaugh Maps. Larger, 5 and 6-independent variables Karnaugh maps. The rule of mirror line.
5. Combinational circuits. Solving tasks for combinational logics. Possibilities to solve sequential logic as combinational circuit (temperature regulation with hysteresis).
6. Transients in combinational logic circuits - delay of signals, hazard states, elimination of hazard.
7. Formal description of functional blocks. Vector notation. Equality comparator, multiplexer, demultiplexer, priority encoder. Sample decoder using 3-state function.
8. Latch, switching and memory components. Asynchronous and synchronous operation. RS latch NOR and NAND implementation. D-latch, D-type flip-flop, JK and T flip-flops. Sample implementations and time conditions for proper operation.
9. Registers, counters and memories. Modulo-16 binary counter. Shift registers. SIPO, PISO and SISO registers. Serial and parallel memory. Basic description of programmable logic devices (PLD, CPLD) and programmable gate arrays (PGA, FPGA).
10. Sequential circuits. Mathematical description of a finite state machine. Transient and output functions. Mealy and Moore machines. State diagram and table of transitions. Transformation of a Mealy machine into Moore machine. Minimization of transition tables of finite state sequential machines.
11. Minimization of transition table of a sequential circuit. Non-contradicting states. Encoding of a sample transition table of Mealy and Moore machine.
12. Formal description of functional devices. Binary comparator, binary adder, subtractor. Sample implementations.
13. Solving tasks for sequential logics (distribution regulation; device controllers; blocks in a factory).
14. Evaluation and verification of design stages of combinational and sequential logics. Summarization for examination.

Exercises outline:

1. Číselné soustavy, principy změny základu, zobrazení dvojkové informace, Vyjádření čísel, kódy, aplikačně orientované kódy
2. Logické kombinační obvody, Logické funkce, Booleova algebra, konsens, vyjádření logické funkce
3. Minimalizace logické funkce, Karnaughova mapa, Quine-Mc Cluskey, logické obvody, rozšiřující logické obvody, analýza logického obvodu
4. Realizace LKO obvody NAND, NOR, AND-OR-INVERT, multiplexerem, dekodérem, pamětí
5. Základní Vlastnosti logických členů, logické řady, konfigurovatelné logické obvody, hazardní stavy v logických kombinačních obvodech a jejich odstranění, obvody s třístavovým výstupem a jejich použití
6. Základní bloky VHDL, implementace logického kombinačního obvodu PLD v RTL, behaviorálním a strukturálním modelu.
7. Aplikace kombinačních obvodů, sčítání, zrychlený kanál přenosu, odečítání, binárních čísel a čísel v BCD kódu, násobení a dělení.
8. Bitový komparátor, aritmetický komparátor, prioritní kodér, kodér a dekodér lineárního kódu
9. Logické sekvenční obvody, analýza logických sekvenčních obvodů bez a s paměťovými členy, souběh kritický a nekritický, cykly
10. Paměťové členy RS, RST, D, JK, Latch, návrh asynchronních a synchronních logických sekvenčních obvodů
11. Realizace asynchronních LSO logickými obvody, minimalizace funkcí přechodů a funkcí výstupů
12. Aplikace logických sekvenčních obvodů, posuvný registr, registr, průtoková struktura, binární generátor, cyklické kódy
13. Čítače, zkrácení cyklu, fázový akumulátor, propojení registrů s dvoustavovým a třístavovým výstupem a jejich propojeni a ALU.
14. Návrh obvodového a mikroprogramovatelného řadiče.

Literature:

1. FABRICIUS, E. : Digital Design and Switching Theory CRC Press; 1 edition, 1992
2. GREGG, J.: Ones and Zeros: Understanding Boolean Algebra, Digital Circuits, and the Logic of Sets (IEEE Press Understanding Science & Technology Series), 1998
3. WHITESITT, J.: Boolean Algebra and Its Applications (Dover Books on Computer Science), 2010
4. STANKOVIC, R., ASTOLA, J.: From Boolean Logic to Switching Circuits and Automata:Towards Modern Information Technology (Studies in Computational Intelligence), Springer, 2011
5. HASSOUN, S., SASAO, T.: Logic Synthesis and Verification (The Springer International Series in Engineering and Computer Science), Kluver Academic Publisher, 2001
6. HACHTEL, G., SOMENZI, F.: Logic Synthesis and Verification Algorithms, Springer, 2006
7. KOHAVI, Z., JHA, N.: Switching and Finite Automata Theory, Cambridge University Press, 2009
8. HOLDSWORTH, B., WOODS, C.: Digital Logic Design, Integra Software Services, UK Printed,FourthEdition, 2002
9. PEDRONI, V.: Circuit Design and Simulation with VHDL, MIT Press, 2010
10. NELSON, V., NAGLE, H., CARROLL, B., IRWIN, D.: Digital Logic Circuit Analysis and Design, 1995

Requirements:

Keywords:

Logical function, logical circuits, logical function block, Karnaugh map, combinational circuit, latching and memory function blocks, sequential Mealy/Moore circuit

Subject is included into these academic programs:

Program Branch Role Recommended semester
BEOES Open Electronic Systems PO 2


Page updated 21.2.2020 17:51:44, semester: Z,L/2020-1, Z,L/2019-20, Send comments about the content to the Administrators of the Academic Programs Proposal and Realization: I. Halaška (K336), J. Novák (K336)