XD31SCS | Struktury číslicových systémů | Rozsah výuky: | 14+4 | ||
---|---|---|---|---|---|
Přednášející (garant): | Uhlíř J. | Typ předmětu: | Z | Zakončení: | Z,ZK |
Zodpovědná katedra: | 331 | Kreditů: | 5 | Semestr: | Z |
Anotace:
Typy architektur procesorů, jednočipové a vícečipové systémy. Speciální bloky a speciální procedury (časovače-čítače, řadiče a obsluha přerušení, DMA, pulsně-šířkový výstup PWM, watch dog a další sledovací obvody, atd.). Podstata procesoru CISC a RISC. Struktury procesorů pro digitální zpracování signálů v reálném čase. Paralelní počítače. Transputery a jiné konfigurace. Počítače řízené tokem dat. Neuropočítače. Struktury číslicových systémů odvozené z algoritmu zpracování dat.
Osnovy přednášek:
1. | Architektura procesorů CISC, jedno- a multičipové struktury | |
2. | Cyklus činnosti procesoru, časové nároky fází činnosti | |
3. | Časování styku s pamětí a I/O obvody, cache, pipelining | |
4. | Procesory RISC, konfigurace počítače s RISC, porovnání s CISC | |
5. | Sběrnice mikropočítačů (PCbus, ISA, EISA, MCA, VESA, PCI,...) | |
6. | Koprocesory, násobičky, aritmetické a jiné speciální procesory | |
7. | Vztah struktur a algoritmů, typické požadavky algoritmů DSP | |
8. | Signálové procesory s pevnou a pohyblivou řádovou čárkou | |
9. | Paralelní struktury. Transputery. Mikropočítače s transputery | |
10. | Algoritmický aparát neuronových sítí (NN), implementace | |
11. | Paralelní hardwarové struktury pro implementaci NN | |
12. | Procesory pro zpracování dvourozměrných signálů (obrazů) | |
13. | Aplikace speciálních procesorů v oblasti zpracování signálů | |
14. | Vývojové trendy v architektuře procesorů |
Osnovy cvičení:
1. | Seminář - orientace v datech popisujících procesory, výběr typu a specifika aplikací | |
2. | Seminář - postup při realizaci projektu aplikujícího mikroprocesorovou techniku | |
3. | Seminář - zadání individuální práce (IP), která přinese hodnocení zvoleného typu procesoru | |
4. | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů | |
5. | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů | |
6. | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů | |
7. | Poč. učebna - příprava IP, studium informačních zdrojů z internetu a lokálních serverů | |
8. | Poč. učebna - prezentace IP před stud.skupinou diskuse o jednotlivých typech procesorů | |
9. | Poč. učebna - prezentace IP před stud.skupinou diskuse o jednotlivých typech procesorů | |
10. | Poč. učebna - prezentace IP před stud.skupinou diskuse o jednotlivých typech procesorů | |
11. | Poč. učebna - praktický projekt implementace úlohy DSP v procesoru TMS | |
12. | Poč. učebna - praktický projekt implementace úlohy DSP v procesoru TMS | |
13. | Poč. učebna - praktický projekt implementace úlohy DSP v procesoru TMS | |
14. | Zápočet, zhodnocení projektu |
Literatura Č:
1. | Stallings, W.: Computer Organization and Architecture: Designing for Performance. New Jersey, A Simon & Schuster Company 1995 | |
2. | Madisetti, V. K.: VLSI Digital Signal Processors, Butterworth-Heinemann, 1995 |
Literatura A:
1. | Stallings, W.: Computer Organization and Architecture: Designing for Performance. New Jersey, A Simon & Schuster Company 1995 | |
2. | Madisetti, V. K.: VLSI Digital Signal Processors, Butterworth-Heinemann, 1995, ISBN 0-7506-9406-8 |
Požadavky:
Předmět je zahrnut do těchto studijních plánů:
|
Stránka vytvořena 25. 2. 2002, semestry: Z/2001-2, Z/2002-3, L/2001-2, L/2002-3, připomínky k informační náplni zasílejte správci studijních plánů | Návrh a realizace: I. Halaška (K336), J. Novák (K336) |