1. | | Historický přehled vývoje IO, metody návrhu. |
2. | | Základní elektrické vlastnosti MOS struktury, náboje ve struktuře, C-U charakteristiky. |
3. | | MOST - prahové napětí, lineární a saturační oblast, modely. |
4. | | Technologický proces výroby IO. |
5. | | Technologický proces CMOS (NMOS, PMOS) a jeho varianty. |
6. | | Ovládání vlastností CMOST, zabudovaný kanál, LDD struktura. Parazitní struktury, Latch-up. |
7. | | Návrh topologie IO, návrhová pravidla. |
8. | | Zmenšování rozměrů funkčních struktur CMOS - Scaling, budoucnost integrace, submikronový CMOST. |
9. | | Základní bloky analogových CMOS IO (Proudové zdroje, proudové a napěťové reference). |
10. | | Základní bloky analogových CMOS IO (dif stupeň, aktivní zátěž, invertor). |
11. | | Parametry logických hradel NMOS a CMOS. Ztrátový výkon log. hradla. |
12. | | Struktury bipolárních IO, BiCMOS. |
13. | | Pasivní struktury v IO a jejich modely. |
14. | | Testování a spolehlivost IO, testovací struktury. |
1. | | Úvod do návrhového prostředí CADENCE, knihovny technologií CMOS, SPICE modely. |
2. | | Statické vlastnosti invertoru CMOS, obvodový simulátor, netlist. |
3. | | Dynamické vlastnosti invertoru CMOS, transientní a AC analýza. |
4. | | Návrhová pravidla, layout tranzistorů NMOS a PMOS. |
5. | | Návrh topologie IO, hierarchie, zásady rozmisťování napájecích a datových cest. |
6. | | Přenosové hradlo. Návrh logických hradel NAND, NOR, XOR. |
7. | | Návrh proudového zdroje, proudové a napěťové reference. |
8. | | Návrh diferenčního stupně. |
9. | | Semestrální projekt - návrh jednoduchého analogového IO. |
10. | | Semestrální projekt - návrh jednoduchého analogového IO. |
11. | | Semestrální projekt - návrh jednoduchého analogového IO. |
12. | | Semestrální projekt - návrh jednoduchého analogového IO. |
13. | | Semestrální projekt - návrh jednoduchého analogového IO. |
14. | | Předvedení semestrálního projektu, zápočet. |